ESD 静电放电讲解

ESD（Electrostatic Discharge，静电放电）是集成电路最常见、也最隐蔽的“杀手”之一。这段视频从冬天摸门把手被“啪”一下电到讲起，一路讲到芯片里的 ESD 保护电路怎么设计、怎么测试。

章节

点击时间可跳到视频对应位置。

1. 00:00 什么是 ESD
2. 00:18 日常中的静电
3. 00:43 芯片为什么怕静电
4. 01:10 ESD 造成的损伤
5. 01:38 ESD 测试模型
6. 02:18 片上 ESD 保护思路
7. 02:58 ESD 设计窗口
8. 03:26 常见保护器件
9. 04:06 测试与指标
10. 04:38 生产与使用中的防护
11. 04:59 总结

要点

• 电压差上千倍。 干燥环境下人体静电可达上万伏，打在人身上只是麻一下，因为总电荷量很小；而 MOS 管的栅氧只有 1–3 nm，击穿电压约 5 V。
• 三类损伤。 栅氧击穿；PN 结热损伤（电流集中成细丝，局部过热熔化）；金属互连或接触孔被大电流熔断。
• 两种测试模型。 HBM（人体模型）用 100 pF 电容经 1.5 kΩ 电阻放电，2 kV 时峰值电流约 1.33 A，时间常数 $\tau = RC = 150\ \text{ns}$。CDM（带电器件模型）模拟芯片自身带电后碰到接地物体，上升时间不到 0.3 ns，峰值电流可达数安培，与封装大小有关。
• 片上保护思路。 在 PAD 上放一级保护二极管，经串联电阻后再放二级保护，电源与地之间加电源钳位（RC 触发 + BigFET）。ESD 电流沿低阻通路泄放，内部栅极上的电压被钳住。
• 设计窗口。 保护器件的触发电压下限是电路最高工作电压再加余量（例如 3.3 V IO 的 $V_{DD,\max} = 3.6\ \text{V}$），正常工作时绝不能误触发；上限要低于内部器件会损坏的电压。
• 常见器件。 二极管结构简单，正向导通能力强；GGNMOS 靠寄生 NPN 骤回导通，常作 IO 主保护：电压达到触发点 $V_{t1}$ 后回落到维持电压 $V_h$，以很低的导通电阻泄放大电流，直到二次击穿电流 $I_{t2}$ 才失效。
• 测试与指标。 常见目标为 HBM ±2 kV、CDM ±500 V，安全下限分别约 1 kV 和 250 V（ESD 行业委员会白皮书建议，前提是生产环境有基本的静电管控）；系统级的 IEC 61000-4-2 常见要求为 ±8 kV。测试时要对引脚组合逐一进行正、负极性打击：IO 对地、IO 对电源、电源对地，以及 IO 对 IO。
• 生产与使用。 在静电防护区（EPA）内操作，人员佩戴接地腕带等，让人体电荷持续泄放到地。